MULTIPROCESSOR SYSTEM AND TRANSACTION CONTROL METHOD THEREOF

Publication number: JP2001216259

Publication date:

2001-08-10

Inventor:

KAMEYAMA SHIN; AKASHI HIDEYA; UEHARA

KEITARO; TSUSHIMA YUJI; HAMANAKA NAOKI

Applicant:

HITACHI LTD

Classification:

- international: G06F13/38; G06F13/38; (IPC1-7): G06F13/42;

G06F13/38; G06F15/177

- european:

G06F13/38A4

Application number: JP20000032738 20000204 Priority number(s): JP20000032738 20000204


Also published as:

DS2001013080 (A

Report a data error he

Abstract of JP2001216259

PROBLEM TO BE SOLVED: To make successively issuable a following transaction without waiting for the completion of a preceding transaction by achieving order guarantee and to accelerate the I/O bus transfer speed. SOLUTION: The successive transactions of a posted write system are transferred among nodes 1a-1b. When one of the series of the transactions whose request origin is a device on the I/O buses A11-A12 of 1a is turned to retry in a request destination node, the following transaction is also turned to the retry and the issuance part 120 of a request origin node reissues the transactions. When 1a is the request destination node, a received transaction is processed in a processing part 230. When it can not be processed, however, a retry flag is raised at the bit corresponding to a generation source I/O bus of a retry flag register 240 and the retry is returned to the request origin. The retry is returned at the time of receiving the following transaction whose generation source is the same I/O bus as well.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-216259 (P2001-216259A)

(43)公開日 平成13年8月10日(2001.8.10)

(51) Int.Cl.7		識別記号	F I		7	71-1*(参考)
G06F	13/42	310	G06F	13/42	310	5B045
	13/38	3 4 0		13/38	340D	5B077
	15/177	676		15/177	676A	


		審查請求	未請求 請求項の数14 OL (全 13 頁)			
(21)出願番号	特願2000-32738(P2000-32738)	(71) 出顧人	000005108 株式会社日立製作所			
(22)出顧日	平成12年2月4日(2000.2.4)		東京都千代田区神田駿河台四丁目 6 番地			
(-) -1.1		(72)発明者	亀山 伸 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内			
		(72)発明者	明石 英也 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内			
		(74)代理人	100075096 弁理士 作田 康夫			
			最終頁に続く			

(54) 【発明の名称】 マルチプロセッサシステム及びそのトランザックション制御方法

(57)【要約】 (修正有)

ることを可能とし、I/Oバス転送を高速化する。 【解決手段】 ポステッドライト方式の連続したトランザ クションが複数ノードla・・・lb間で転送される。 laのl/OバスAll~Al2上のデバイスが要求元 である一連のトランザクションのうちの1つが要求先ノ ードでリトライとされれば、後続するトランザクション もリトライとされ、要求元ノードの発行部120はこれ **らトランザクションを再発行する。1aが要求先ノード** であれば、受信トランザクションを処理部230で処理 するが、処理不可能ならリトライフラグレジスタ240 の発生源 I / Oバスに対応するビットにリトライフラグ を立てて要求元にリトライを返送し、同一I/Oバスを 発生源とする後続トランザクションの受信時にもリトラ イを返送する。

【課題】順序保証を達成することで先行トランザクショ ンの完了を待たずに後続トランザクションを連続発行す



【特許請求の範囲】

【請求項1】1/0デバイスが接続される少なくとも1 つの I/Oバスが各々結合された複数の I/Oユニット と、プロセッサユニットが接続される少なくとも1つの プロセッサバスが各々結合される複数のノードコントロ ーラユニットとがネットワークで相互結合されたマルチ プロセッサシステムにおいて、

各 I / Oユニットには、結合された I / Oバスから受け 付けた一連のI/O発トランザクションを、先行するI に関わりなく要求先のノードコントローラユニットに向 けて順次発行し、かつ発行済みの【/〇発トランザクシ ョンについて要求先からリトライが要求されたときには 再発行する I/Oトランザクション発行部を備え、

各ノードコントローラユニットには、発行されたI/O 発トランザクションの要求先が自ユニットに結合された プロセッサバスであるときトランザクション処理を行う I/Oトランザクション処理部を備え、

各 I / O トランザクション処理部は、 I / O 発トランザ クションを受信して処理が不可能と判定すると要求元の 20 I/Oユニットにリトライの要求を返送し、かつリトラ イの要求を返送したトランザクションの発生源であるI **/○バスと同一のⅠ/○バスを発生源とする後続するⅠ** /Oトランザクションについては処理を実施せずに要求 元の I / O ユニットにリトライの要求を返送することを 特徴とするマルチプロセッサシステム。

【請求項2】 [/〇デバイスが接続される少なくとも1 つの I/Oバスが各々結合された複数の I/Oユニット と、プロセッサユニットが接続される少なくとも1つの プロセッサバスが各々結合される複数のノードコントロ 30 セッサシステム。 ーラユニットとがネットワークで相互結合されたマルチ プロセッサシステムにおいて、

前記各ノードコントローラユニットは、結合されたプロ セッサバスから受け付けた一連のプロセッサ発トランザ クションを、先行するプロセッサ発トランザクションの 要求先からの確認応答の受信に関わりなく要求先の1/ 〇ユニットに向けて順次発行し、かつ発行済みのプロセ ッサトランザクションについて要求先からリトライが要 求されたときには再発行するプロセッサトランザクショ ン発行部を備え、

前記各 I / Oユニットには、発行されたプロセッサ発ト ランザクションの要求先が自ユニットに結合された1/ 〇バスであるときトランザクション処理を行うプロセッ サトランザクション処理部を備え、

各プロセッサトランザクション処理部は、プロセッサ発 トランザクションを受信して処理が不可能と判定すると 要求元のノードコントローラユニットにリトライの要求 を返送し、かつリトライの要求を返送したトランザクシ ョンの発生源であるプロセッサバスと同一のプロセッサ

ョンについては処理を実施せずに要求元のプロセッサバ スにリトライの要求を返送するマルチプロセッサシステ

2

【請求項3】 [/Oデバイスが接続される少なくとも1 つの [/〇バスが各々結合された複数の [/〇ユニット と、少なくとも1つのプロセッサユニットが各々結合さ れる複数のノードコントローラユニットとがネットワー クで相互結合されたマルチプロセッサシステムにおい て、

/〇発トランザクションの要求先からの確認応答の受信 10 前記各ノードコントローラユニットは、結合されたブロ セッサユニットから受け付けた一連のプロセッサ発トラ ンザクションを、先行するプロセッサトランザクション の要求先からの確認応答の受信に関わりなく要求先のⅠ /Oユニットに向けて順次発行し、かつ発行済みのプロ セッサ発トランザクションについて要求先からリトライ が要求されたときには再発行するプロセッサトランザク ション発行部を備え、

> 前記各 I / 〇ユニットには、発行されたプロセッサ発ト ランザクションの要求先が自ユニットに結合された 1/ 〇バスであるときトランザクション処理を行うプロセッ サトランザクション処理部を備え、

各プロセッサトランザクション処理部は、プロセッサ発 トランザクションを受信して処理が不可能と判定すると 要求元のノードコントローラユニットにリトライの要求 を返送し、かつリトライの要求を返送したトランザクシ ョンの発生源であるプロセッサユニットと同一のプロセ ッサユニットを発生源とする後続するプロセッサ発トラ ンザクションについては処理を実施せずに要求元のプロ セッサユニットにリトライの要求を返送するマルチプロ

【請求項4】 [/Oデバイスが接続される少なくとも1 つの I / Oバスとのインタフェースを各々が有する複数 の I/Oユニットと、プロセッサユニットが接続される 少なくとも1つのプロセッサバスとのインタフェースを 各々が有する複数のノードコントローラユニットとがネ ットワークで相互結合されたマルチプロセッサシステム であり、前記複数のノードコントローラユニットもしく は前記複数の 1/0コニットの任意のものが要求元ユニ ットとして他のユニットを要求先とするトランザクショ 40 ンを発行する機能を有するマルチプロセッサシステムに おいて、要求先となったユニットが1つのトランザクシ ョンについて要求元のユニットにリトライの要求を返送 した場合に、該要求先のユニットは前記1つのトランザ クションの発生源と同一のバスが発生源である後続する トランザクションについてもリトライの要求を返送し、 前記要求元ユニットはリトライが要求されたトランザク ションを再発行することを特徴とするマルチプロセッサ システムのトランザクション制御方法。

【請求項5】前記要求先ユニットは、一旦リトライの要 バスを発生源とする後続するプロセッサ発トランザクシ 50 求を返送した後は、受信したトランザクションが再発行

されるトランザクションのうちの先頭のもの場合に限り 処理可能か否かを判定してリトライ要求か処理実行かを 再決定することを特徴とする請求項4記載のマルチプロ セッサシステムのトランザクション制御方法。

【請求項6】 I/Oデバイスが接続される少なくとも1 つの I / Oバスとのインタフェースを各々が有する複数 の [/〇ユニットと、プロセッサユニットが接続される 少なくとも1つのプロセッサバスとのインタフェースを 各々が有する複数のノードコントローラユニットとがネ ットワークで相互結合されたマルチプロセッサシステム 10 であり、前記複数のノードコントローラユニットもしく は前記複数のI/Oユニットの任意のものが要求元ユニ ットとして他のユニットを要求先とするトランザクショ ンを発行する機能を有するマルチプロセッサシステムに おいて、前記要求元ユニットは、1つのバスからの一連 のトランザックションのうちの1つのトランザクション についてリトライの要求を受けると、該1つのトランザ クション、及び該1つのトランザックションの発生源と 同一バスを発生源とする発行済みのトランザクションの 全てを順次再発行し、前記要求先となったユニットは、 1つのトランザクションについて処理不可能と判断して リトライを返送すると、該1つのトランザクションの発 生源と同一バスを発生源とする後続するトランザックシ ョンを受信しても処理を実施しないことを特徴とするマ ルチプロセッサシステムのトランザクション制御方法。 【請求項7】アクセス要求元となるデバイスが接続され る複数の第1種のバスが個別に、もしくは複数ごとに結

アクセス要求先となるデバイスが接続される複数の第2 種のバスが個別に、もしくは複数ごとに結合される複数 30 7記載のトランザクション制御システム。 の第2のユニットと、

合される複数の第1のユニットと、

前記複数の第1のユニット、複数の第2のユニットを相 互結合するネットワークとを有し、

前記第1のユニットの各々には、結合された第1種のバ スを発生源とする一連のトランザクションを、先行する トランザクションの要求先からの確認応答の受信にかか わりなく要求先に向けて順次発行し、かつ発行済みのト ランザクションについて要求先である前記第2のユニッ トからリトライが要求されたときには再発行するトラザ クション発行手段を有し、

前記第2種のユニットの各々には、発行された前記トラ ンザクションを要求先として受信した場合、処理が不可 能の時には要求元である前記第1のユニットにリトライ の要求を返送し、かつリトライの要求を返送したトラン ザクションの発生源である前記第1種のバスと同一の前 記第1種のバスを発生源とする後続するトランザクショ ンに対しても、前記要求元である第1のユニットにリト ライの要求を返送するトランザックション処理手段を有 するトランザクション制御システム。

【請求項8】前記第2のユニットの各々には、前記第1 50 前記複数の第1のユニット、複数の第2のユニットを相

種のバスの数に対応したエントリーを有し、各エントリ ーには対応する前記第1種のバスを発生源とするトラン ザクションについてリトライを要求したことを示すリト ライフラグが記録されるレジスタを有する請求項6記載 のトランザクション制御システム。

【請求項9】前記レジスタの各エントリーのリトライフ ラグは、対応する前記第1種のバスを発生源とするトラ ンザクションのうち再発行されたものの先頭が受信さ れ、当該第2のユニットでトランザクション処理が可能 と判定されたときクリアされることを特徴とする請求項 8記載のトランザクション制御システム。

【請求項10】前記トランザクション処理手段は、前記 リトライフラグが記録されている期間中に対応する前記 第1種のバスを発生源とする後続のトランザクションを 受信したら該後続のトランザションについても要求元の 前記第1種のユニットにリトライの要求を返送すること を特徴とする請求項9記載のトランザクション制御シス テム。

【請求項11】前記トランザクション発行手段は、再発 20 行する一連のトランザクションの先頭のトランザクショ ンにはヘッダフラグを付加して再発行することを特徴と する請求項7記載のトランザクション制御システム。

【請求項12】前記第1のユニットの各々には、結合さ れた第1種のバスから入力するトランザクションを順番 に格納するトランザクションキューを有し、該トランザ クションキューにはトランザクションが当該ユニットか ら始めて発行するトランザクションか、リトライ要求に より再発行するトランザクションかを区別する情報を格 納するトランザクション属性フィールドを有する請求項

【請求項13】前記第1のユニットの各々には、結合さ れた第1種のバスから入力するトランザクションを順番 に格納するトランザクションキューを有し、該トランザ クションキューにはトランザクションが当該ユニットか ら始めて発行するトランザクションか、リトライ要求に より再発行するトランザクションかを区別する情報を格 納するトランザクション属性フィールドを有し、前記ト ランザクション発行手段は、同一の第1種のバスからの 一連のトランザクションのうちの再発行するものの先頭 40 であるトランザクションを前記トランザクションキュー 属性フィールドの値から判別し、再発行の際にヘッダフ ラグを付加することを特徴とする請求項7記載のトラン ザクション制御システム。

【請求項14】アクセス要求元となるデバイスが接続さ れる複数の第1種のバスが個別に、もしくは複数ごとに 結合される複数の第1のユニットと、

アクセス要求先となるデバイスが接続される複数の第2 種のバスが個別に、もしくは複数ごとに結合される複数 の第2のユニットと、

互結合するネットワークとを有し、

前記第1のユニットの各々には、結合された第1種のバ スを発生源とする一連のトランザクションを、先行する トランザクションの要求先からの確認応答の受信にかか わりなく要求先に向けて順次発行し、1つのトランザク ションについて要求先である前記第2のユニットからリ トライが要求されたときには、前記一連のトランザクシ ョンのうち前記1つのトランザクションから後続して既 に発行したトランザクションの全てを順次再発行するト ラザクション発行手段を有し、

前記第2種のユニット各々には、発行されたトランザク ションを要求先として受信したとき処理可能か否かを判 定し、処理が不可能の時には要求元である前記第1のユ ニットにリトライの要求を返送し、かつリトライの要求 を返送したトランザクションの発生源である前記第1種 のバスと同一の前記第1種のバスを発生源とする後続す るトランザクションを受信しても処理の実行を行わない トランザックション処理手段を有するトランザクション 制御システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、I/Oバス上のデ バイスを要求元または要求先とするトランザクションの 順序を保証したマルチプロセッサシステム、もしくはよ り一般に、トランザクション制御システムに関する。 [0002]

【従来の技術】 【/〇バスまたはプロセッサバスが発行 するライトトランザクションをシステムで処理する方法 の一種にポステッドライトがある。ポステッドライトは ライトトランザクションをシステムが受け付けた直後に 30 要求元バスで完了させ、以後の処理はシステムが責任を 持って行う処理方法である。ライトトランザクションが 発行されると、当該トランザクションがシステム上で完 了する前にバスまたはプロセッサから後続トランザクシ ョンが発行可能になり、性能が向上する。

[0003]

【発明が解決しようとする課題】しかしながらPCIバ ス仕様レビジョン2. 1などの規定ではPCIバス上の I/Oデバイスを要求元にしたライトトランザクション 存関係のあるトランザクションを連続して発行した際 に、先行のトランザクションがリトライされた場合に は、後続のトランザクションが先に完了すると順序が保 証されなくなる。ととでリトライとは要求先が一時的に アクセスを受け付けられない状態にある場合などに、要 求元に対してしばらく後にあらためてアクセスを実行す るように要求することである。したがって、あるPCI バスがライトトランザクションをシステム側に発行する と、当該ライトがリトライされずに完了が保証されるま で当該PCIバスは後続トランザクションをシステム側 50 防止される。つまり、一連トランザクションの順序保証

に発行しないことでこの制約を守っている。その結果、 PCIバスから依存関係のあるトランザクションが連続 して発行された場合には性能が低下してしまうという問 題点があった。

【0004】同様にプロセッサを要求元とし、PCIバ ス上のI/Oデバイスを要求先にしたライトトランザク ションにおいても、順序を保証する必要があるため、先 行のライトトランザクションが完了するまで後続のライ トトランザクションが連続発行できずにスループットが 10 低下する問題があった。

【0005】本発明は上記の従来問題点を鑑み、依存関 係のあるトランザクションの順序保証をしつつ要求元が 先行のライトトランザクションの完了を待たずに後続ト ランザクションを連続発行することでバストランザクシ ョンを高速化することを目的とする。

[0006]

【課題を解決するための手段】 「/Oデバイスが接続さ れる少なくとも1つの1/0バスが各々結合された複数 の [/ 〇ユニットと、プロセッサユニットが接続される 20 少なくとも1つのプロセッサバスが各々結合された複数 のノードコントローラユニットとがネットワークで相互 結合されたマルチプロセッサシステムにおいて、本発明 は以下の構成により前記従来の技術の課題を解決する。 【0007】まず1/0バスを発生源としてノードコン トローラに結合されるプロセッサバスに向けられる「/ 〇発トランザクションの制御に関しては、トランザクシ ョンの要求元となる各I/Oユニットに、結合されたI /Oバスから受け付けた一連の I/O発トランザクショ ンを、先行する1/0発トランザクションの要求先から の確認応答の受信に関わりなく要求先のノードコントロ ーラユニットに向けて順次発行し、かつ発行済みの 1/ O発トランザクションについて要求先からリトライが要 求されたときには再発行する!/〇トランザクション発 行部を備える。一方、要求先となる各ノードコントロー ラユニットには I/Oトランザクション処理部を備え、 各 I / Oトランザクション処理部は、 I / O発トランザ クションを受信して処理が不可能と判定すると要求元の I/Oユニットにリトライの要求を返送し、かつリトラ **イの要求を返送したトランザクションの発生源である I** は順序を保証しなければならないという制約がある。依 40 /〇バスと同一の1/〇バスを発生源とする後続する1 /Oト発ランザクションについては処理を実施せずに自 動的に要求元の I / Oユニットにリトライの要求を返送

> 【0008】とのように、要求先ユニットにて、同一バ スを発生源とする一連のトランザクションの1つをでリ トライとしたら、それに後続するトランザクションもリ トライとする構成により、後から発行したトランザクシ ョンが要求先ユニットで先行するトランザクションより も先に処理が受け付けられ、処理順序が逆転する事態が

がなされ、要求元ユニットにて要求先からトランザクシ ョン完了の確認応答の返送を待って次のトランザクショ ンを発行するという発行方法をとる必要がなくなり、髙 速のトランザクションが可能となる。

【0009】より具体的には、要求先となるユニット、 上記の構成では各ノードコントロールユニットに、トラ ンザクションの発生源である個々の【/〇バスに対応し たエントリーを有するリトライフラグレジスタを設け、 その各エントリーには対応する【/〇バスを発生源とす るトランザクションについてリトライを要求したらその 10 ことを示すリトライフラグを記録する。これを利用し て、同一【/〇バスからの一連のトランザクションの一 つを一旦リトライとすれば後続のトランザクションもリ トライとすることができる。

[0010]要求先ユニットにてリトライを解消する、 つまり対応するリトライフラグをクリアするのは、リト ライ要求により再発行される一連のトランザクションの うち先頭のもの(最初にリトライとされ、再発行された トランザクション)を受信し、要求先ユニットにて処理 可能であった時である。再発行している一連トランザク 20 ションのうちの後続のものが受信されても、自動的にリ トライを繰り返すのみである。この、処理可能かの判定 を行い、可能ならばリトライを解消し、トランザクショ ン処理に移行するのか、それともリトライを自動的に繰 り返すか、の区別のため、要求元となる各【/〇ユニッ トのトランザクション発行部は、再発行である一連のト ランザクションの先頭にヘッダフラグを付して再発行す る。1つの1/0ユニットに複数の1/0バスが結合さ れる構成では、ヘッダフラグはそのうち個々の!/〇バ スを発生源とする一連のトランザクションの先頭をも意 30 味するようにしても良い。さらに、各I/〇ユニットの トランザクションキューには、始めて発行するトランザ クションか再発行するトランザクションかを区別して記 録するためのトランザクション属性フィールドを設け

【0011】以上に [/Oバスを発生源としてノードコ ントローラに結合されたプロセッサバスに向けられる! /O発トランザクションの制御に関する本発明の特徴的 構成についてのべたが、プロセッサバスを発生源として I/Oバスに向けられるプロセッサ発トランザクション 40 についても全く同様の構成が取られる。即ち、要求元と なる各ノードコントロールユニットに、プロセッサバス から受け付けた一連のトランザクションを要求先の【/ Oユニットに向けて連続して発行し、かつ発行済みのト ランザクションについて要求先からリトライが要求され たときには再発行するトランザクション発行部を備え、 一方、要求先となる各!/〇ユニットにはプロセッサト ランザクション処理部を備え、各プロセッサトランザク ション処理部は、トランザクション処理が不可能と判定

の要求を返送し、かつリトライの要求を返送したトラン ザクションの発生源であるプロセッサバスと同一のプロ セッサバスを発生源とする後続するトランザクションに ついては自動的にリトライとする。

8

【OO12】要求先となる各1/Oユニットにリトライ フラグレジスタを設ける点、若しくは要求元となる各ノ ードコントローラユニットのトランザクション発行で再 発行するトランザクションの先頭のものにヘッダフラグ を付す点などの具体的構成も、先に述べたI/Oトラン ザクションの制御のための構成と同様である。

【0013】要求先からの1つのトランザクションに対 するリトライの返送に対応して、要求元では既に送信済 みの一連のトランザクション全てを連続して再発行する ように構成する変形も可能である。この変形の場合、要 求先では、一旦1つのトランザクションにリトライを返 送した場合、後続トランザックションについてリトライ を返送する必要はなくなる。ただし、後続トランザクシ ョンについいては、受信しても処理を行わない。このよ うな構成では返送の通信オーバヘッドが小さくなり、よ り高速のトランザクション処理が可能となる。

【0014】なお、上記ではトランザクションの管理単 位を単一のプロセッサバス単位としているが、単一のプ ロセッサユニット単位でも良い。 I/Oトランザクショ ンに関しては、発行されるI/Oトランザクションの最 終的な要求先が各プロセッサユニットとなる。また、プ ロセッサトランザクションに関しては、各プロセッサト ランザクション処理部は、リトライの要求を返送したト ランザクションの発生源であるプロセッサユニットと同 一のプロセッサユニットを発生源とする後続するトラン ザクションについて自動的にリトライとする構成とな る。各I/Oユニットのリトライフラグレジスタは、発 生源であるプロセッサユニット単位にリトライフラグが 設定する構成となる。

【0015】先頭トランザクションを判別するためにト ランザクションにヘッダを付与する代わりにヘッダフラ グをトランザクションにエンコードする構成とすること も可能である。その他の本発明の特徴は実施態様の説明 にて明らかにされる。

[0016]

【発明の実施の形態】以下、I/Oバス上のデバイスを 要求元としたトランザクションとして【/〇発メモリラ イトを例に、またI/Oバス上のデバイスを要求先とし たトランザクションとしてプロセッサバス発 1/0ライ トを例として、本発明の実施例を図面を参照しつつ説明 する。以降の説明では、I/O発のトランザクションを [/Oトランザクション、またプロセッサバス発のトラ ンザクションをプロセッサトランザクションと記す。ま た一連のトランザクションと記した場合には依存関係の あるトランザクション、より詳しくは単一のバス(1/ すると要求元のノードコントローラユニットにリトライ 50 〇バス、もしくはプロセッサバス)を発生源とする連続 する一群のトランザクションのことを意味している。 【0017】図1は本発明の一実施例に係るマルチプロ セッサシステムの構成を示す概略図である。図1におい て、ノード1aに含まれる1/0ユニット11には複数 のA11~A12が接続され、どれらを介して複数の1 **/Oデバイスが15、16が接続される。なお、図では** 個々の1/0バスにそろぞれ1つずつの1/0デバイス が接続されるが、各I/〇バスに複数のI/〇デバイス を接続する構成も可能である。一方、ノードコントロー ラユニット21には複数のプロセッサバスB11~B1 10 2が接続され、これらを介して複数のプロセッサユニッ ト25、26が接続可能である。ことでも、各プロセッ サバスに複数のプロセッサユニットを接続する構成も可 能である。 1/0ユニット 11は 1/0バス上のデバイ スから発行されたトランザクションまたは I / Oバス上 のデバイスに対して発行されたトランザクションの制御 を行う。またノードコントローラユニット21はプロセ ッサバス上のプロセッサユニットから発行されたトラン ザクションまたはプロセッサバス上のプロセッサユニッ トに対して発行されたトランザクションの制御を行う。 ノード1bに示すとおり、上記と同様な構成のノードが 複数個、多重に設けられ、それらのノード間がネットワ ークC11によって結合されてマルチプロセッサシステ ムを構成している。なお、I/〇ユニットかノードコン トローラユニットかのいずれか一方だけを備えたノード が、図示した双方を備えたノーと混在するマルチプロセ ッサシステムも可能である。また、I/〇ユニットだけ のノードとノードコントローラだけのユニットでマルチ プロセッサシステムを構成することもできる。ネットワ ークC11は内部に図示しないバッファを持ち、各ノー ドから発行されたトランザクションをバッファリングさ せる。このため、各ノードからのトランザクションの連 続発行が可能である。

9

【0018】I/Oユニット11は複数のI/OバスA
11~A12とのI/Oバスインタフェース100、I
/OバスA11~A12からのトランザクションを格納
するI/Oリクエストキュー110、I/Oリクエスト
キュー110に格納されたトランザクションを先行のト
ランザクションの完了を待たずに順次発行する機能を持
つI/Oトランザクション発行部120、ブロセッサト
ランザクションを処理するプロセッサトランザクション
処理部130およびプロセッサトランザクションリトライフラグレジスタ140を有する。ここでプロセッサトランザクションリトライビットというマルチプロセッサンステム内の全てのプロセッサバスに個別に対応した初期値が「0」であるエントリを持ち、何れのプロセッサバスからのトランザクションにリトライが要求されたかを記録する。

フラグフィーバンを発行、また
ントライフラグレジスターを格納
ロI/Oバスインタフェース100、I
ソトライフラグレジスターを格納
ロI/Oバススト
のI/Oバススト
の

【0019】 ことで、 I/Oトランザクション発行部1 10から発行されるトランザクションのフォーマット

は、図2に示とおり、要求元のバスID、要求先のバス ID、要求内容等のトラんザクション自体を示すフィー ルド30と、ヘッダフラグフィールド31から成る。へ ッダフラグフィールド31は、順次発行するトランザク ションのうち、単一のI/Oバスに接続されるデバイス からの連続する一群のトランザクションの先頭のトラン ザクションでは"1"、後続するトランザクションで は"0"とする。また、後で詳述するように本実施例で は、単一のバスからの一連のトランザクションの転送が 完了する前に要求先でリトライが発生すると、最初にリ トライされたトランザクションだけでなく、一連のトラ ンザクション中の後続するトランザクションにもリトラ イとされ、それらのトランザクションは再発行すること になる。その再発行の先頭のトランザクションに付すへ ッダフラグフィールドも"1"である。I/Oトランザ クション発行部110は、このように一連のトランザク ションの先頭か否かで区別してヘッダフラグを付加する 機能をもつ。

【0020】ノードコントローラユニット21は複数の 20 プロセッサバスB11~B12とのプロセッサバスイン タフェース200、プロセッサバスB11~B12から のトランザクションを格納するプロセッサリクエストキ ュー210、プロセッサリクエストキュー210に格納 されたトランザクションを先行のトランザクションの完 了を待たずに順次発行する機能を持つプロセッサトラン ザクション発行部220、 1/0トランザクションを処 理する I / Oトランザクション処理部230および I / 〇トランザクションリトライフラグレジスタ240を有 する。ととでプロセッサトランザクション発行部220 30 から発行されるトランザクションも図2と同様なフォー マットを有する。すなわち、プロセッサトランザクショ ン発行部220は単一プロセッサバスからの一連のプロ セッサトランザクションの先頭か否かを区別するヘッダ フラグフィールドを付加してプロセッサトランザクショ ンを発行、または再発行する。1/0トランザクション リトライフラグレジスタ240はリトライビットという マルチプロセッサシステム内の全ての1/0バスに個別 に対応した初期値が '0' であるエントリを持ち、何れ の [/〇バスからのトランザクションがリトライされた

【0021】以下一連のトランザクションTa~Tdの連続発行において、Tcでリトライが発生した場合を例に順序を保証する方法について述べる。

【0022】まず図3~図7を用いて【/Oトランザクションの順序保証について説明する。

【0023】図3はノード1aに対して、I/OバスA 11の上のデバイスから一連のトランザクションTa~ Tdが発行された状態を表している。I/Oリクエスト キュー110の各エントリはトランザクションフィール 50 ド110aおよびトランザクション属性フィールド11

0 b で構成されており、発行されたトランザクションは トランザクションフィールド110aに順に格納され る。トランザクション属性フィールド110bには各ト ランザクションが始めて要求されたトランザクションで あること、つまり要求先のノードに一度発行したが要求 先で処理できないためリトライが要求され、再度発行し ようとするトランザクションではないことが記述されて いる。この例では具体的には'0'がセットされてい る。

ットワークC11を介して要求先のノード1bに対して トランザクションを発行する。このとき【/〇トランザ クション送信部120にて付加されるヘッダフラグフィ ールド31の値は、先頭のトランザクションTaについ ては"1"、後続するトランザクションについては" 0"である。なお、トランザクションTdの後方に、例 えば I / OバスA12等の別の I / Oバスからの一連の トランザクションが入力すれば、その別の 1 / Oバスか らの一連のトランザクションの先頭を 1/0トランザク ション送信部120から発行する際に、そのヘッドフラ 20 グフィールドは"1"とされる。

【0025】図4~図5ではトランザクション受信時の 振る舞いについて述べる。

【0026】まず、要求先のノードのトンザクション処 理部でのアルゴリズムは次のとおりである。

【0027】のリトライフラグレジスタの受信トランザ クションに対応するビットが"O"なら、トランザクシ ョン処理が実行可能か否かを判定し、可能ならOKのア クノリッジ (確認応答) を要求元に返して処理を実行す ラグレジスタの対応ビットに"1"を記録する。

【0028】②リトライフラグレジスタの受信トランザ クションに対応するビットが"1"で、受信トランザク ションのヘッダフラグが"1"なら、トランザクション 処理が実行可能か否かを判定する。実行可能なら、OK のアクノリッジを要求元に返してトランザクション処理 を実行し、かつリトライフラグレジスタの対応するビッ トを"0"にクリアする。実行不可能なら、リトライ要 求を要求元に返す。

クションに対応するビットが"1"で、かつ受信トラン ザクションのヘッダフラグが"0"なら、トランザクシ ョン処理を実行せず、自動的にリトライ要求を要求元に

【0030】図4にて、要求先のノード1bの1/Oト ランザクション処理部230がトランザクションTaを 受信すると、ヘッダフラグが付与されていることからT aが一連のトランザクションの先頭であることを知る。 さらに図4に示すようにTaを発行したI/OパスA1 1に対応する 1/0トランザクションリトライフラグレ 50 ら、上記のの順番発行を停止し、1/0リクエストキュ

ジスタ240のリトライビット240aが'0'である ことから、Taの発生源のI/Oバスからのトランザク ションはリトライ中でないことことを知る。その結果【 **/〇トランザクション処理部230はトランザクション** 処理が可能かを判定する。ここでは、実行可能なので、 Taに対してトランザクション処理を実行し、かつノー ドlaに対してOKを返す。

【0031】次に1/Oトランザクション処理部230 がトランザクションTbを受信すると、ここでも1/0 [0024] I/Oトランザクション送信部120はネ 10 トランザクションリトライフラグレジスタ240の対応 するリトライビット240aが'O'であるのでTbに 対してヘッダフラグが付与されていない(ヘッダフラグ フィールドの値が"0"である)ため、処理実行可能か を判定し、実行可能なのでTbに対して通常の処理を行 い、かつノードlaに対してOKを返す。

> 【0032】 I/Oトランザクション処理部230がT cを受信すると、ここでもここでもI/Oトランザクシ ョンリトライフラグレジスタ240の対応するリトライ ビット240aが"0"なので、実行可能かの判定を行 う。しかし、ここでは何らかの理由でTcの処理が行え ないと判定され、、1/0トランザクション処理部23 Oは要求元のノード1aに対してリトライを要求する。 とのとき図5に示すように I/Oトランザクションリト ライフラグレジスタ240の1/〇パスA11に対応す るリトライビット240aに'1'をセットする。つま り、 [/〇バスA11を要求元とするトランザクション にはリトライを要求したことが記録される。

【0033】続いて1/0トランザクション処理部23 OがTdを受信する。 I/Oトランザクションリトライ る。不可能なら要求元にリトライを要求し、リトライフ 30 フラグレジスタ240の対応するリトライビット240 aが '1' であり、かつ受信したTdにヘッダフラグが 付されていないので、I/Oトランザクション処理部2 30は受信したトランザクションについてリトライを要 求する。つまり 1/0トランザクション処理部230は トランザクションTdについては処理可能か否かに関わ りなくリトライを要求する。

> 【0034】図6~図7ではリトライ発生時の振る舞い について述べる。

【0035】まずここで、1/0トランザクション発行 【0029】のリトライフラグレジスタの受信トランザ 40 部120トランザクション発行のアルゴリズムを述べ

> [0036] **②**基本的には、1/0リクエストキュー1 10に貯まっている 1/0バスからのトランザクション 要求をキューの順番に【/Oトランザクションとして発 行する (確認応答を待たない順次発行)。

> 【0037】②要求先からOKのアクノリッジ(確認応 答)が返送されたら、それに対応するトランザクション をキューから削除する。

【0038】③要求先からリトライの要求が返送された

-110に残っている対応するトランザクションについ てトランザクション属性フィールド110bに'1'を セットし、再発行する。

【0039】 ②上記発行に当たり、同一 1/〇バスから の一連の I / O トランザクションのもしくは先頭にはへ ッダフラグを付す。上記3の再発行の場合も先の再発行 に続く後続でなく再発行の先頭なら同様にヘッダフラグ を付す。

【0040】の再発行している状態で要求先からOKの 次発行に戻る。

【0041】図の例に戻り、説明を続けると、ノード1 aではTa、Tbに関してはノード1bからOKが返っ てきたため I / Oリクエストキュー110からTaとT bのエントリを削除する。しかしTc、Tdに関しては ノード 1 b からリトライ要求を受けたため、図6 に示す ようにトランザクション属性フィールド110トにはリ トライ要求されたトランザクションであることを示す

'1' がセットされる。 I /Oトランザクション送信部 する。このときトランザクションTcが先頭トランザク ションになるためヘッダフラグ31を付与して再発行す

【0042】ノード1bでは受信したTcにヘッダフラ グが付与され、かつ図5に示すように1/0トランザク ションリトライフラグレジスタ240の対応するリトラ イビット240aが'1'であるため、Tcが再発行さ れたトランザクションの先頭であることを知る。この 時、I/Oトランザクション処理部230はトランザク に I / Oトランザクション処理部230は I / Oトラン ザクションリトライフラグレジスタ240の対応するリ トライビット240aを'O'にクリアし、Tc処理を 実行する。リトライビットが'0'となれば、1/0ト ランザクション処理部230の処理は最初と同じとな り、Tdについても処理可能の判定を経て処理が実行さ

【0043】なお、再発行のトランザクションの先頭T cを受信したとき、I/Oトランザクション処理部23 て再びリトライが要求される。すると後続するTbにつ いてもリトライフラグが'1'なのでリトライが要求さ れる。処理可能かの判定がなされ、つまりリトライの状 態が解消されるチャンスは、再発行中の一連のトランザ クション (Tc、Td) のうちの先頭のもの (Tc)を 受信した時のみである。

【0044】以上のように、1つの1/0バス上のデバ イスを発生源とする一連の1/〇トランザクションにつ いては、要求先のノードにて一旦リトライ要求を返すと 後続のトランザクションもリトライ要求を返すこととな 50 ドlaに対してOKを返す。

る。したがって、処理されない【/〇トランザクション は全て再発行されることになる。また要求元で再発行と して残さるトランザクションの要求先での扱い(処理か それともリトライか)は途中では変化しない。したがっ て単一【/〇パスからの一連の【/〇トランザクション は、要求先ノードの状態が処理可能となったタイミング に関わらず、常に順序保証される。続いて図8~図13 を用いてプロセッサトランザクションの順序保証につい て説明する。プロセッサトランザクションの発行に関わ アクノリッシ (確認応答) が返送されたら、上記Φの順 10 るプロセッサトランザクション発行部220の処理アル ゴリズムは、先に述べた1/0トランザクションの発行 に関わる 1/0トランザクション発行部 120の処理ア ルゴリズムと同様である。また、プロセッサトランザク ションの要求先のプロセッサトランザクション処理部1 30の処理アルゴリズムも [/〇トランザクションの処 理に関わる I/Oトランザクション処理部の処理アルゴ リズムと同様である。

14

【0045】順にのべると、図8はノード1aに対して あるプロセッサユニットからトランザクションTa~T 120はリトライ要求に応じてトランザクションを再送 20 dが発行された状態を表している。プロセッサリクエス トキュー210の各エントリもトランザクションフィー ルド210aおよびトランザクション属性フィールド2 10bで構成されており、発行されたトランザクション はトランザクションフィールド210aに順に格納され る。トランザクション属性フィールド210bには各ト ランザクションが始めて要求されたトランザクションで あるため'0'がセットされている。

【0046】続いてプロセッサトランザクション発行部 220はネットワークC11を介して要求先のノード1 ション処理が可能かを確認し、可能なら図7に示すよう 30 bに対してトランザクションを発行する。ここでも I/ 〇トランザクションと同様に各トランザクションに対し て図2に示すようなヘッダフラグフィールドが付与され る。プロセッサトランザクション発行部220はTaが 一連のトランザクションの先頭であるため、ヘッダフラ グフィールドに'1'をセットする。後続のトランザク ションのヘッダフィールドには'0'をセットする。 【0047】図9~図10ではトランザクション受信時 の振る舞いについて述べる。

【0048】要求先のノード1bではプロセッサトラン 0で相変わらず処理が不可能と判定されればTcについ 40 ザクション処理部130において受信したトランザクシ ョンが順次処理される。プロセッサトランザクション処 理部130がトランザクションTaを受信すると、図9 に示すようにTaを発行したプロセッサバスに対応する プロセッサトランザクションリトライフラグレジスタ1 40の対応するリトライビット140aが'0'である ことからTaがはじめて発行されたトランザクションで あることを知る。その結果プロセッサトランザクション 処理部130はTaの処理可能かを判定し、ことでは処 理可能であるのでトランザクション処理を実行し、ノー

【0049】次にプロセッサトランザクション処理部1 30がトランザクションTbを受信すると、ここでも対 応するリトライビット140aが'0'であるため処理 可能かの判定を行う。処理可能なため、Tbに対して通 常の処理を行い、かつノード1aに対してOKを返す。

15

【0050】プロセッサトランザクション処理部130 がTcを受信すると、対応するリトライビット140a が'0'なので処理可能かの判定がおこなわれるが、こ とでは何らかの理由でTcの処理が行えないので、プロ 1 a に対してリトライを要求する。このとき図10に示 すようにプロセッサトランザクションリトライフラグレ ジスタ140の対応するリトライビット140aに

'1'をセットする。続いてプロセッサトランザクショ ン処理部130がTdを受信すると、プロセッサトラン ザクション処理部130の対応するリトライピット14 0 aが '1' で、かつT c にヘッダフラグが付されてい ないのでプロセッサトランザクション処理部130はT dに関してもリトライを要求する。

舞いについて述べる。ノードlaではTa、Tbに関し てはノード1bからOKが返ってきたためプロセッサリ クエストキュー210からTaとTbのエントリを削除 する。しかしTc、Tdに関してはノード1bからリト ライ要求を受けたため、図11に示すようにトランザク ション属性フィールド210bにはリトライ要求された トランザクションであることを表す値である'1'をセ ットする。プロセッサトランザクション発行部220は リトライ要求に応じてトランザクションを再送する。と なるためヘッダフラグを付与して再発行する。

【0052】ノード1bでは受信したTcにヘッダフラ グが付与され、かつ図10に示すようにプロセッサトラ ンザクションリトライフラグレジスタ140の対応する リトライビット 140 aが '1' であるため、Tcが再 発行されたトランザクションの先頭であることを知る。 その結果トランザクション処理が可能かを判定し、ここ では処理可能であるため、図12に示すようにプロセッ サトランザクション処理部130はプロセッサトランザ クションリトライフラグレジスタ140の対応するリト 40 要求元に返送する必要はなく、その後続トランザクショ ライビット140aを'0'にクリアし、Tcの処理を 実行する。ついで、Tdを受信した際には、既に対応す るリトライビット140aが'O'であるので、Tdに 関しては先のTa、Tbと同じ扱いで処理がなされる。 【0053】以上の処理により、あるプロセッサバスか らのトランザクションがリトライされた場合において も、【/Oトランザクションのリトライと同様に後続の トランザクションもリトライすることができ、トランザ クションの順序が保証される。

[0054]以上にのべた実施例では、一連のトランザ 50 点は最初の実施例と同じ)

クションの1つについてリトライの要求が返送される と、要求元は対応するトランザクションを再発行し、以 降は要求元は特殊な再発行のモードとなる。つまり、確 認応答にかかわりない順次発行の動作でなく、次のリト ライ要求を待つて次を再発行す動作とるなる。これに代 え、一連のトランザクションの1つについてリトライの 要求が返送された場合に、同一バスを発生源とする再発 行すべきトランザクションの一連の再発行を、個々の応 答を待たずに順次行う構成とすることも可能である。こ セッサトランザクション処理部130は要求元のノード 10 の変形例における要求元のトランザクション発行部のア ルゴリズムは以下の通りである。

【0055】 ①リクエストキューに貯まっているバスか らのトランザクションを、キューの順番で発行する。 【0056】②要求先からOKのアクノリッジ(確認応 答)が返送されたら、それに対応するトランザクション をキューから削除する。(以上は上記実施例と同一) ③要求先からリトライの要求が返送されたら、対応する トランザクションだけでなく、リクエストキューに残っ ていて既に発行ずみの、同一バスを発生源と一連のトラ 【0051】図11~図12ではリトライ発生時の振る 20 ンザクションの全てについてトランザクション属性フィ ールドに'1'をセットする。そして、属性フィールド が'1'の一連のトランザクションを、先頭のも(リト ライ要求に対応するもの) のから順に連続して再発行す

> 【0057】④上記発行に当たり、同一バスからの一連 のトランザクションの先頭にはヘッダフラグを付す。上 記③の再発行の場合も、先の再発行に続く後続ではなく て、再発行の先頭なら同様にヘッダフラグを付す。(こ れについても上記実施例と同じ)

のときトランザクションTcが先頭トランザクションに 30 ⑤再発行している状態で要求先からOKのアクノリッジ (確認応答)が返送されたら、対応するトランザクショ ンをリクエストキューから削除するとともに、それに後 続する同一バスからのトランザクションのトランザクシ ョン属性フィールドを'1'から'0'にリセットす る。

> 【0058】上記変形例においては、リトライとされた トランザクションの後続トランザクションは自動的に要 求元から再発行される。したがって、それら後続トラン ザクションの個々についてリトライの要求を要求先から ンを受信してもトランザクション処理を行わなければ良 い。要求先となるトランザクション処理部の処理アルゴ リズムは、以下の通りとなる。

> 【0059】 ①リトライフラグレジスタの受信トランザ クションに対応するビットが"O"なら、トランザクシ ョン処理が実行可能か否かを判定し、可能なら〇Kのア クノリッジ (確認応答) を要求元に返して処理を実行す る。不可能なら要求元にリトライを要求し、リトライフ ラグレジスタの対応ビットに"1"を記録する。(この

②リトライフラグレジスタの受信トランザクションに対応するビットが"1"で、受信トランザクションのヘッダフラグが"1"なら、つまり再発行される一連トランザクションの先頭を受信したか、もしくは一連の再発行の後の別のバスを発生源とするトランザクションの先頭を受信した場合には、処理が実行可能か否かを判定する。実行可能なら、OKのアクノリッジを要求元に返してトランザクション処理を実行し、かつリトライフラグレジスタの対応するビットを"0"にクリアする。実行不可能なら、リトライ要求を要求元に返す。

17

【0060】③リトライフラグレジスタの受信トランザクションに対応するビットが"1"で、かつ受信トランザクションのヘッダフラグが"0"なら、トランザクション処理が実行可能か否かの判定を行わず、トランザクション処理も行わない。

【0061】以上のような変形例では、一連の再発行が終わっても、再発行の先頭についてのOKの確認応答もしくはリトライの要求が返らない場合があり得る。この時、リクエストキューにの再発行トランザクションが貯まっていれば、それらを続けて発行しても良い。また、別のバスを発生源とする別の一連のトランザクションが貯まっていれば、上記要求側アルゴリズムの金により、その先頭にヘッダフラグをつけて発行を行う。いずれの場合も、もし後から再発行トランザクションの先頭について再度リトライが要求されたら、そのときは上記要求側アルゴリズムの③により、改めて同一バスからの発行済みのトランザクション全てを再発行とするので、処理順序は保証される。

【0062】以上のように、リトライ後の再発行を連続 30 発行とした変形例においても、同一バスからの一連のトランザクションについて処理の順序保証が可能となる。要求側のトランザクション発行部において、リクエストキューのトランザクション属性フィールドを管理するためのハードウエア量は先の実施例より大きくなるが、要求先からの応答のオーバーヘッドが小さく、一連の再発行においても要求先からの応答に関わりない連続発行が可能なので、より高速のトランザクション処理が実現できる。

【0063】また、以上の実施態様では、トランザクシ 40 た I / C ョンの管理単位が個々の I / O バス単位、プロセッサバ ス単位であった。これに代え、管理単位を個々の I / O 「アバイス単位、プロセッサユニット単位とする構成も可能である。プロセッサバス単位からプロセッサユニット 単位に代えた構成について述べると以下のようになる。 はず、図1のノードコントローラユニット21では、受け付けるプロセッサトランザクションについて、個々のプロセッサユニット25、26等を発生源として認識する。プロセッサトランザクションの要求先である各 I / ションを3 のユニットのリトライフラグレジスタ140には個別の 50 である。

プロセッサユニットに対応するエントリーが設けられる。要求先 I / O ユニットのプロセッサトランザクション処理部 I 4 O で、あるプロセッサユニットを発生源とするプロセッサトランザクションをリトライしたなら、そのプロセッサユニットに対応するエントリーにリトライフラグを記入し、これを用いて同一のプロセッサユニットを発生源とする後続するプロセッサトランザクションについてもリトライする。

【0064】なお実施形態のマルチプロセッサシステム 10 ではトランザクションの要求先のノードがリトライ制御 を行っているが、実施形態の変形例として、コヒーレン ト制御されたトランザクションを全ノードがスヌープし ている場合においては任意のノードがリトライ制御を行 うことが可能である。

[0065]

【発明の効果】以上説明したように、本発明によれば以下のような効果がある。

しくはリトライの要求が返らない場合があり得る。この [0066] 先行のトランザクションの完了を待たずに 時、リクエストキューにの再発行トランザクションの後 後続のトランザクションを連続発行することができるた ろに、さらに同一バスからのトランザクションが貯まっ 20 め、システム全体のスループットおよび個々のトランザ ていれば、それらを続けて発行しても良い。また、別の クションが終了するまでのレイテンシを向上させること バスを発生顔とする別の一連のトランザクションが貯ま ができる。

【図面の簡単な説明】

【図1】図1は本発明を実現するマルチプロセッサシステムの構成を示す概略図である。

【図2】トランザクションに付与されるヘッダフラグフィールドを説明するための概略図である。

【図3】 I / Q ユニット 1 1 が I / O トランザクション を発行する方法を説明するための模式図である。

0 【図4】ノードコントローラユニット21がI/Oトランザクションを受信した際の動作を説明するための模式図である。

【図5】ノードコントローラユニット21が1/Oトランザクションをリトライした際の動作を説明するための 模式図である。

【図6】 I / Oユニット11がリトライ要求された I / Oトランザクションを再発行する際の動作を説明するための模式図である。

きる。 【図7】ノードコントローラユニット21が再発行され 【0063】また、以上の実施態様では、トランザクシ 40 たI/Oトランザクションを処理する際の動作を説明す ョンの管理単位が個々のI/Oバス単位、プロセッサバ るための模式図である。

> 【図8】ノードコントローラユニット21がプロセッサトランザクションを発行する方法を説明するための模式 図である。

> 【図9】 1 / Oユニット1 1 がプロセッサトランザクションを受信した際の動作を説明するための模式図である

【図10】1/0ユニット11がプロセッサトランザクションをリトライした際の動作を説明するための模式図である

【図11】 ノードコントローラユニット21がリトライ 要求されたプロセッサトランザクションを再発行する際 の動作を説明するための模式図である。


【図12】 1/0ユニット11が再発行されたプロセッ サトランザクションを処理する際の動作を説明するため の模式図である。


【符号の説明】

Oユニット、21…ノードコントローラユニット、30 100… [/Oバスインタフェース、110… [/Oリ クエストキュー、110a…トランザクションフィール ド、110b…トランザクション属性フィールド、12*

* 0… I/Oトランザクション発行部、130…プロセッ サトランザクション処理部、140…プロセッサトラン ザクションリトライフラグレジスタ、140a…リトラ イビット、200…プロセッサバスインタフェース、2 10…プロセッサリクエストキュー、210a…トラン ザクションフィールド、210b…トランザクション属 性フィールド、220…プロセッサトランザクション発 行部220、230… I/Oトランザクション処理部、 240… I / Oトランザクションリトライフラグレジス …トランザクション、31…ヘッダフラグフィールド、 10 タ、240a…リトライビット、A11~A12…I/ Oバス、B11~B12…プロセッサバス、C11…ネ ットワーク。

【図2】 【図1】 図2 プロセッサ バス プロセッサ レロデバイス 1/0/12 812 ノロデバイス レロユニット ユニット プロセッサバス インタフェース 翅 プロセッサ トランザクション リトライフラグレジスタ トランザクション リトライフラグレジスタ ZD#24V リクエスト リクエス ao--- a プロセッサ トランザクション 処理部 C11 V ネットワーク





フロントページの続き

(72)発明者 上原 敬太郎

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 對馬 雄次

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 濱中 直樹

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

Fターム(参考) 5B045 BB12 BB17 BB42 5B077 AA23 AA33 AA34 FF06